**DEC. 1985** SRV-2000

# SRV-2000 SERVICE NOTES First Edition

### **SPECIFICATIONS**

Input Impedance

: +4dBm -20dBm 56K $\Omega$ 

**Output Level** 

Input Level

+4dBm (max. +18dBm) -20dBm (max, -5dBm)  $100\Omega$  (+4dBm)

Output Impedance **AD-DA Conversion** 

 $650\Omega$  (-20dBm) : 16 bit linear

Frequency

: 10Hz to 50kHz +0 dB (Direct)

Response

30Hz to 10kHz + 1 dB (Reverb) S/N Ratio (IHF A) at Rated 95dB (Direct) 80dB (Reverb)

105dB (Direct)

90dB (Reverb)

Input/Output **Dynamic Range** 

**Total Harmonic Distortion** (1kHz at Rated Input/Output)

Pre-Delay Time

Reverb Time

Less than 0.01% (Direct) Less than 0.03% (Reverb) Reverb Mode: 0 to 160ms

Non-linear Mode: 0 to 120ms Reverb Mode: 0.1 to 99s Non-linear Mode: -0.9 to 99s **HF Damp Control Gate Time Reverb Selection** 

Equalizer Low

Middle

High

**Power Consumption** 

Dimensions

Weight Accessories x 0.05 to x 1.00 10 to 450ms

Plate A, B (2 stages) Hall 15 to 37 (5 stages) Room 0.3 to 37 (8 stages)


Band width 40Hz to 1kHz Boost/Cut +12dB to -24dB Band width 250Hz to 9.99kHz Boost/Cut +12dB to -24dB

0.2 to 9 : Band width 800Hz to 9.99kHz Boost/Cut +12dB to -24dB Q 0.2 to 9

: 37W

482(W) x 47(H) x 362(D)mm/ 19" x 1 7/8" x 14 1/4" 19" Rack Mount (EIA-1U)

5.2kg/11lb. 8 oz Connection Cord x 2







TABLE OF CONTENTS	目次	Page
EXPLODED VIEW	分解図	2
PARTS LIST	パーツ・リスト	3
CHANGE INFORMATION	変更案内	4
CIRCUIT DESCRIPTION	回路解説	5
CHECKING AND ADJUSTMENT	点検及び調整	9
BLOCK DIAGRAM	ブロック図	11
SWITCH BOARD	スイッチ・ボード	12
DIGITAL MAIN BOARD	ディジタル・メイン・ボード	14
ANALOG BOARD	アナログ・ボード	16
GATE ARRAY BOARD	ゲート・アレイ・ボード	18



### 分解図部品一覧

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15	Button Assembly Button Assembly Button Assembly Button Assembly Button black Fluorescent Display FIP20B6R Switch Board Joint A Front Chassis Locking Card Spacer	コ表ツマボボボボボボボ近スジ前ロ・ロ・パパ 10 を	(2221047501) (2221073900) (22247025900) (2224010400) (7412613002) (2247093100) (2247091700) (2247091700) (22470924000) (15029715) (7412612006) (2215040500) (2215040500) (22199557)	17 18 19 20 21 22 23 24 25 26 27 28 29 30 31	Joint C Connection Rod Joint B Analog Board Rack Angle Top Cover Digital Main Board Button white Knob 10mm dia. blue VR Holder Shield Chasis Gate Array Board Battery Board PCB Holder Heatsink	ジ連ジョナト C は	(2215040600) (2214020700) (2215040200) (7412611000) (2212050900) (2212050900) (2202027200) (7412608000) (12470514) (2247026200) (2219072800) (2219072800) (2281049600) (7412610005) (2292025400) (2219082000) (2219082000) (2246013200)	32 33 34 35 36 37 38 39 40 41 42 43	Stay L Stay R Rear Panel Power Supply Board Spacer Bottom Cover AC cord 100V 117V 220V 240VE 240VA Line Cord Strain Relief 1702 Holder Transformer 110/117V 220/240V Cord Bushing 13V4801 Rubber foot	ステーL ステーR 背面パネル 電源ボーサ で面カバー ACコード ACコード 関定具 ホルダンス コード コース コード	(2214010600) (2214010500) (2221047601) (7412606000) (2216032200) (2202027301) (13439831Y0) (13439837D0) (13439807H0) (134398000) (12369410) (2219078401) (22450421N0) (2245042000) (12369510)
---	--	----------------------------	--	--	---	---------------	--	--	---	--	---

DEC. 1985

## PARTS LIST パーツ・リスト

2202027200	Top Cover		
2202027301	Bottom Cover		
2212050900	Rack Mount Angle		
2219076500	Holder		Switch board
2221047501	Control Panel		
2221047601	Rear Panel		
2221073900	Display Panel		
2281049501 2281049600	Front Chassis Shield Chassis		
2219077800	VR Holder #219-778		BALANCE
2246013100	Heatsink #131		Analog board
2246013200	Heatsink #132		Digital Main board
15029715	FIP20B6R		Fluorescent Display
2226036300	Cushion #363		FIP Display
2214010600	Stay L		Analog board
2214010500	Stay R		Power Transformer
2219075700	Holder #757	L-shaped	Analog, Digital board
2219078401	Holder		AC cord
2219076600	LED Holder #766	Mode Indicator	lower
2219076700	LED Holder #767	Mode Indicator	upper
2235031300	Base #313	Foot (square mat)	
KNOB, BUTT			DAT ANOT
2247026200	Knob	blu	BALANCE
2247025900	Knob	orn	INPUT ATT
2247024000	Button	blk	BYPASS, POWER UNIGAIN
12470514	Button	wht	COPY
2247061800	Button		WRITE
2247061900 2247062000	Burron Button		REVERB/NON LINEAR
2247062000	Button		EQUALIZER
2247062100	Button		MIDI
2247062300	Button		ROOM SIMULATE
2247062400	Button 1		MEMORY NO.
2247062500	Button 2		PRE DELAY
2247062600	Button 3		REV TIME
2247062700	Button 4		HF DAMP
2247062800	Button 5		REV SEL
2247061700	Button 6		OUTPUT
SWITCH			
13129124	SDDGA-3052A		POWER
13129358	SUF-12		UNIGAIN
13129354	SUE-12		BYPASS
13169621 12439212	SKEFAF 009A LR2A05-B	Relay	Switch board MUTE
		•	
SOCKET 13429626	M-S2	DIN	MIDI
13449255	HLJ-4306-01-030	Jack	OUTPUT A, B
13449133	HLJ-0521-01-110	Jack	rear
TRANSFORM 22450421N0	IER		100/117V
22450420D0			220/240V
COIL			
12449251	LC-15	DC/DC Converter	
12449229	FKOB160MH15	Choke Coil	Power supply board
РСВ			
7412608000	Digital Main Board		
7412611000	Analog Board	(PCB 2292017202)	
7412612000 7412613000	Switch Board Volume Board	(PCB 2292017500) (PCB 2292017301)	
, -12013000			
7412606000	Power Supply Board FUSES, FUSE LABELS	(PCB 2292017400)	
	SPECIFY MODEL AND I		
	WHEN ORDERING FOR (		
	William of the state of the sta		
2292025400 7412610005	Battery board Gate Array Board	(PCB 7412614000) (PCB 2292017601)	
7412610003	Gate Array Board	(FGB 2292017001)	
POTENTIOME 13219379	TER EVH-LOAS25B14		INPUT ATT
	H1501A005-470B	trimmer	-15V supply
13299121			
	H1051A011-4R7KB	trimmer	+15V level
13299113		trimmer trimmer	level meter
13299121 13299113 13299102 13239101	H1051A011-4R7KB		

10			
Digital IC			
15169515	TC74HC00P	Quad 2-input NAND gate	
15169514 15169117H0	TC74HC04P	HEX inverters	(74HC only) Driver) (7407 only)
1516933940		Quad 2-input OR gate	(, (, (, (, (, (, (, (, (, (, (, (, (, (
1516932240	HD74LS174P	Dual D-flip flop	
15169517	74F04	HEX inverters	(F type only)
15169518 15169519	74F32 74F74	Quad 2-input NOR gate Dual D-flip flop	(F type only) (F type only)
15169521	74F139	Dual 2-line to 4 line	
15179210	HD63R03XP	CPU	(63B03X only)
15179211	HD63B50P μPD7537C014	ACIA	(63B50 only)
15179201	μPD/53/C014	CPU (FIP driver)	(this type only)
15179690 15179711	MBM27128-20 MBM27128-20	128K P-ROM (program A 128K P-ROM (program B	) Digital board
or	a single substitut	ion for a set of the al	grams A and B and can be bove two 128K-bit ROMs.
15179727	See "CHANGE INFORM MBM27C256-20-727		(program A & B)
15179687	MB7116E	2K P-ROM C	Gate Array board
15179691	MB7124E	4K P-ROM A	Gate Array board
15179712	MB7124EM-G-712	4K P-KUM B	Gate Array board
15179346 or	MB8149-45	4K N-MOS	Gate Array baord
15179356	HM6148HP-45	4K S-RAM ac	ccess time less than 45ns
15179347	MB8416A-12LP-SK-G		cess time less than 150ns
15179352	TC-5517APL-2	16K S-RAM acc	ness time less than 200ns
15179345	M5M4416-12	16K D-RAM selected	Jower type Digital Doals
15229712 15229831	PC900 MB61VH114	Photo coupler Gate array	
	MB60VH127	Gate array	
15229833	MB60VH128	Gate array	
Analog IC			
15159513	HI201-5	Quad analog switch	
15189102 15189514	NJM4558DD M5218P	OP amp OP amp	
15189168X0		OP amp	
15189111J1		Comparators	
15199109N0		Three terminal voltage	
15199106F0 15219116	IR2E02	Three terminal voltage	
15219154	PCM53JP-I	D/A converter	•
	AFL89WB10250C5	Low pass filter (HI-bi	rid IC)
or 2244025700	AFL89WB10250C8	Low pass filter (HI-bi	rid IC)
		See CHANGE INFORMATION	1
TRANSISTOR			
15119108	2SA798-G		
15119113 15119125	2SA1015-GR 2SA1115-28-F		
15119701	2SA968-Y		
15119806	2SB596-0		
15129107	2SC945Q		
15129114 15129130	2SC1815-GR 2SC1583-F		
15129137	2SC2603-28-F		
15129303	2SD1207S		
15129704	2SC2238-Y or GR 2SK117-GR	FET	
15139106 15139119	2SK389-GR	FET	
DIODE			
DIODE 15019124	1S188FM1-UB4		
15019125	18133		
15019126	1S133T		
15019143 15019149	1SS116 1SS115		
15019209	S5500G		
15019216	GM3Z	n	
15019236	W-02	Rectifier bridge	
15019270 15019405	10DF1 MTZ5.6B	Zener	
15019410	MTZ9.1C	Zener	
15019411	MTZ15C	Zener	
15019652	RD5.6E RD33EB4	Zener Zener	
15019586 15029135	GL-9NG2	LED grn	
15029147	GL-9HD2	LED red	
15029152	GL-9HD12	LED red	
15029132	SLB-26UR5F SLB-26GG5F	LED red LED grn	
15029158 15029159	SLB-26GYYHL	LED grn LED yel	
		. ,	

	FTR-25S HIFI 5%	1/4W 220			
13719905	FIR-25S HIFI 5%				
13719907 13719903	FTR-25S HIFI 5%				
13719904	FTR-25S HIFI 5%				
13719904	FTR-25S HIFI 5%				
13/13/00	FIR-235 HITT 3%	1/411 2/10			
CAPACITOR					
13589318	ECQ-P1H682JZ	6800pF	(Sample	& hold)	Analog boar
13529104	DE7150F472MVA1				Power supply boar
13619951	204M1602-106MB	10μF	16V		
13639664	ECEA63T4R7B125	4.7µF	63V		
13639292 13629141	ECEA10T101-125 PHILIPS 1225109	100µF 10µF	10V 16V		
13029141	PHILIPS 1223103	10µr	100		
OSCILLATOR					0 1 1 1
12389738	CSB400P	Resonat X'tal	or		Switch boar Digital Main boar
12389803	HC-18/U 8MHz HC-18/U 62MHz	X'tal			Gate Array boar
12389808	HC-10/U 02MHZ	A Lai			Gate Allay Doal
FUSE					
12559356	SGC-1A				100/117
12559358	SGC-3A				100/117
12559509	CEE T315mA				220/240
12559510	CEE T400mA				220/240
12559514	CEE T2.0A				220/240
CONNECTOR	t				
2341049900	Wiring Assy 9P 2			CN6	(Analog - Digital board
2341050000	Wiring Assy 7P 2				(Analog - Digital board
2341051500	Wiring Assy 7P 2	mm pitch 9	90mm		te Array - Analog board
2341051600	Wiring Assy 8P 2	mm pitch 9	90mm		te Array – Analog board
2341051700	Wiring Assy 10P	2mm pitch	90mm	CN3 (Gai	te Array - Analog board
2341051800	Wiring Assy 10P				Array - Digital board
2341052900	Wiring Assy 5P 2				(Switch - Digital board
2341053001	Wiring Assy 6P 2				(Switch - Digital board
2341053100	Wiring Assy 7P 2				(Switch - Digital board
2341053300	Wiring Assy 9P 2				(Switch - Digital board
2341052800	Wiring Assy 3P 2				(Volume - Analog board
2341053200	Wiring Assy 8P 2		n 90mm	CNI	(Volume - Analog board
13439121	Housing 5045-05A				CN10 (Digital board
13439122	Housing 5045-06A			01110	CN9 (Digital board
13439123	Housing 5045-07A				(Digital), CN7 (Analog
13439125	Housing 5045-09A			CNII	(Digital), CN6 (Analog
13439119	Housing 5045-03A				CN2 (Analog board
13439124	Housing 5045-08A		P		
13439296	Plug Wafer IL-S-				CN5 (Gate Array board CN4 (Gate Array board
13439297 13439298	Plug Wafer IL-S- Plug Wafer IL-S-			CN3	. CN8 (Gate Array board
15457270	riag marcr iz c				,
MISCELLANI 2214020700	Connection Rod				POWER, BYPAS
2214020700	Sleeve #402				rower, birno
2215040200	Sleeve #405				butto
					sleeve #405, ro
2215040600 12569111	Sleeve #406 CR-1/3N 3V	Lithio	n Batter	·v	51ceve #405, 10
12199557	KGLS-8R		g Card S		(b1k
12199557	KGLS-8R KGPS-8R		g Card S g Card S		(wht
12369510	BU-2	Cord Bu		Pacer	(wite
	Switch Mask	COLG DO	JULLE		INPUT AT
	UF0005-02	Fuse Ho	older		2112 01 111
12199552	DICF-T28AS-E		ket 28P		
12199552		EMI Fi			
12199552 13429531		ELIT L 1			Gate Array boar
12199552 13429531 12399501	BLO2RN2-R62				Gate Array boar
12199552 13429531 12399501 13529105	BL02RN2-R62 DSS-310	EMI Fi	lter		Gate Array boar
12199552 13429531 12399501 13529105 13529120	BL02RN2-R62 DSS-310 BNP002		lter		·
12199552 13429531 12399501 13529105 13529120 2219082000	BL02RN2-R62 DSS-310 BNP002 PCB Holder	EMI Fi	lter		Battery boar
12199552 13429531 12399501 13529105 13529120 2219082000 2216032200	BL02RN2-R62 DSS-310 BNP002 PCB Holder	EMI Fi	lter lter		·

#### **CHANGE INFORMATION** LOW PASS FILTER Analog Board

Two kinds of ICs have been employed for LPFs but the later one superseded the former for providing better quality reverb as shown below.

### 変更案内

ローパス・フィルタ アナログ基板

LPFには2種類のICが使用されていたが、単一品種に統

EFF SN	LPF 1	LPF 2, LPF 3	ASSOCIATED CHANGE
	AFL89WB	10250 <b>C5</b>	
563400	AFL89WB10250 <b>C8</b>	AFL89WB10250 <b>C5</b>	R47 : 3.3k to 4.7k R48 : 68k to 100k
576700	AFL89WB	10250 <b>C8</b>	

### **NOTES**

LPF 2 and LPF 3 must be of the same version for better reverb sound balance.

Replacing LPF 1 of 250C5 version with 250C8 requires the value change of R47 and R48.

#### **TRANSISTORS Analog Board**

O55: 2SA1115E to 2SA1015Y Q57: 2SC2603F to 2SC1815Y

This change also contributes to have a high quality reverberation.

### **RAMs**

**Gate Array Board** 

IC503 - IC506

MB8149-45 N-MOS to compatible C-MOS HM6148HP-

To reduce heat generation.

### ROM

### **Digital Board**

IC307 (early products only) and IC308 Besides program updates, ROM chips are changed. Use of the latest ROM is recommended for not only to have less heat dissipation but also to have an improved program.

音のバランスを保つ為、LPF.2とLPF.3には同一品種を 用いる必要がある。LPF.1を250C5から250C8へ変更 したい場合には、R47、R48を表中の指示値に変更する。

### トランジスタ アナログ基板

英文欄参照。リバーブ音の音質改善のため。

### RAM ゲート・アレイ基板

IC 503~IC 506

発熱を低くするため、N-MOS MB8149-45から、C-MOS HM 6148HP-45 へ変更。互換性はあり。

### ROM ディジタル基板

IC307 (初期製品のみ)および IC308 プログラムのバージョンアップ以外に ROM チップ自体の変 更も行なわれています (ハード上の改善および発熱低減等)。 注:チップ自体は互換性があります。表中の説明参照。

Compatible except for software update.

EFF SN	IC307	IC308	NOTE
	MBM27128-20 (15179690)	MB27128-20 (15179711)	128k bit each
599400 +5Vc A15 J30 A13 A14	A0a 03a	MBM27256-20 (15179725)  PROM Jumper J30 27128 x 2 OPE 27256 x 1 SHO	基板パターンは変更なし。互換性があるので         N SHORT IC307とIC308を1個のMB27256-20と交換
601200			256k bit C-MOS For low dissipation

SRV-2000 **DEC. 1985** 

### ROM Version 1.5 - - - - Released Oct. 1985

This revision incorporates updates that cure the following problems.

- . Distortion at lower amplitude during a long hour operation.
- . No display upon power ON - with COPY, RE-VERB/ NON LINEAR, WRITE and EQUALIZER being pressed simultaneously.
- . Misdisplay when mode is changed to INFINITE via foot switch while parameters are shifted on the panel.
- Drop of edit point while manuplating COPY and MEMORY NO. kevs.
- . No "OMNI ON" display.
- . In Receiving MIDI Exclusive Messages Misdisplay of PRE DELAY TIME between 100 and 109ms (e.g. 108 = 1.8).

Display does not correspond to MIDI BLD parameter changes.

Ignores the parameters followed by no EOX (F7). Ignores a part of exclusive messages when a previous exclusive message lacked EOX. ROM version 1.2 indicates an error message

\*\*MIDI EX ERR\*\*. . In DELAY (TEST) mode. Discrepancy between a set

and an actual time delay. See "CHECKING and ADJUSTING".

### ROMバージョン

昭和60年10月現在における最新バージョンはVer.1.5 であって下記の諸点が改善されています。

- 長時間使用時における低レベル信号の歪
- 多数のボタン・スイッチを押しながら電源を入れた場合 ディスプレイが無表示となる
- パラメータをボタン操作で変えながらフットフィッチで INFINITEへ切換えた際のディスプレイ表示不一致
- COPY および ME MORY ん 操作時のエディット・ポイ ント無表示
- · OMNI ON 無表示
- MIDI エクスクルーシブ・メッセージ受信時 PRE DELAYタイム表示不一致 BLD パラメータの表示不一致 EOX(F7)の欠落したメッセージ内のパラメー タの認識不能および、エクスクルーシブ・メッセ ージの完全受信不能 (Ver.1・2 では \*\*MIDI EX ERR \*\*を表示することがある)
- ・テストモード(ディレイ・モード)時のディレイタイム ---- 表示不**一**致

(点検および調整の項参照)

### CIRCUIT DESCRIPTIONS

### **GENERAL DESCRIPTION**

An audio signal fed into analog board is preprocessed for digitalization before A/D conversion. The digital data is sent to SAR in gate array board via comparator in the serial format. Reverbrations derived from these digital audio data are all processed based on parameters supplied by the CPU --- also in digital format. The stages in the gate array work on arithmetic operation to provide all aspects of reverb sound such as reverb time, envelope, frequency response and amplitude. The resultant reverb is returned back to analog board in digital format where it is reconstituted to analog form, then divided into channels A and B in time sharing. The Gate Array Board is actually a Digital Signal Processor (DSP). The operation of DSP is hard to describe since processing speed is rather fast to distinguish one signal from the others presenting on the same bus as they are directed by the complicated software.


### 回路解説

#### 概論

アナログ・ボードに入力されたオーディオ信号は、ディジタル化に必要な前処理を受けた後、A/Dコンバータでディジタル信号に交換され、数値データとしてゲートアレイボードへシリアル形式で転送されます。

ゲートアレイボート内では、このディジタルデータからリバーブ音を作り出すのに必要な処理、すなわちリバーブのディケイ・タイム、エンベロープ、周波数特性等を全て数値演算に基づいて行ないます。この為に必要なパラメータの詳細はディジタル・メインボードの CPU から送られて来ます。

リバーブ音データはディジタルデータのままでアナログボードへ戻され、ここでアナログ信号に再変換された後、時分割方式でAチャンネルとBチャンネルにふり分けられます。以下各部の説明に入りますが、ゲートアレイ・ボードについては以下の理由から詳細は省略してあります。即ち、ゲートアレイボードは機能的にはDSP(ディジタル・シグナル・プロセッサ)として動作しますが、1)音声信号に対するソフトウエアの処理が複雑、2)処理スピードが速く観察が難しい、3)信号経路が複雑、等です。



**DETAILED DESCRIPTION** 


詳細

SWITCH BOARD スイッチ・ボード

### SWITCH MATRIX

	KEY OUT 1	KEY OUT 2	KEY OUT 3	KEY OUT 4	KEY OUT 5	
KEY IN 1	MIDI	СОРҮ	REV TIME DOWN	REV SEL DOWN		
KEY IN 2	ROOM SIMULATE	REVERB/ NONLINEAR	REV TIME UP	REV SEL UP		
KEY IN 3	MEMORY NO UP	WRITE	PRE DELAY DOWN	HF DAMP DOWN	OUTPUT DOWN	
KEY IN 4	MEMORY NO DOWN	EQUALIZER	PRE DELAY UP	HF DAMP UP	OUTPUT UP	

### SWITCH SCANNING TIMING CHART



### ANALOG BOARD

### Head Amp Q63-Q66

The gain is estimated from the equation R200/R201 +1. The designed gain is 2.

### Filter Driver Q12-Q17

Conditions the signal for matching low input impedance of LPF-1 while amplifying by 21 (R48/R47).

### Low Pass Filter LPF-1

Rolls off high frequencies to prevent aliasing from occuring in sampling.

\* Aliasing — The introduction of error into the Fourier analysis of a discrete sampling of continuos data when components with frequencies too great to be analyzed with the sampling interval being used contribute to the amplitudes of lower-frequency components. The significant effect in the digital reverb system being audible of beat sounds when the audio input has frequency components higher than one half the sampling frequency.

Version change took place on LPF-1 with accompanying resistor value changes (R47, R48) for better tonality. See CHANGE INFORMATION.

### Preemphasis Q4-Q11

Boots hights to minimize quantization noise. Gain 1.77 at 1kHz and 3.66 at 10kHz.

### アナログ・ボード

### ヘッド・アンプ Q63~Q66

増巾度は  $\frac{R200}{R201} + 1$  の式から求められ約2倍

### フィルタ・ドライバ Q12~Q17


入力信号を低インピーダンス化するとともに、**21**倍増巾します。

### ローパス・フィルタ LPF1

ェイリアシングェラー防上用で、カットオフ周波数は 10.25 KHz です。ェイリアシングとは、オーディオ信号の周波数がサンプリング周波数の $\frac{1}{2}$ 以上になると発生し、ビート音を生じます。音質向上の為 LPF1 (およびLPF2、LPF3) が段階的に変更されています。関連抵抗 (R47、R48) の変更もあり、この値が音質に影響しますから、交換の際は「変更案内」を参照して下さい。

### プリエンファシス Q4~Q11

入力信号の高域部分をブーストし、量子化ノイズを低減し ます。




INPUT ATT : 0dB UNIGAIN : -20dBm INPUT Signal : 200mVp-p

Square

### A/D And D/A Converters

Analog to Digital Converter (ADC) consists of S/H, digital to analog converter (DAC), comparator and successive approximation register (SAR -- gate array board). DAC is timeshared by both A/D converstion (for getting digital equivalent of input audio) and D/A conversion (for recovery of input signal as a reverb). Switching between A/D and D/A is accomplished by various analog switches which gate on or off on a low MTA or MTB respectively, to connect or disconnect signal path to allow only necessary signal(s) to enter the correct stage. In the following, functions of A/D, D/A and associated circuitry are described mainly with the aid of charts, photos and diagrams.




### IC6 PCM53

Pin No.	PCM53KP-1, PCM53JP-1
1	Bit 1 (MSB)
2	Bit 1
3	Bit 3
4	Bit 4
5	Bit 5
6	Bit 6
2 3 4 5 6 7 8	Bit 7
8	Bit 8
9	Bit 9
10	Bit 10
11	Bit 11
12	Bit 12
13	Bit 13
14	Bit 14
15	Bit 15
16	Bit 16 (LSB)
17	R1 ( $10k\Omega \pm 30\%$ )
18	V DD
19	-V CC
20	Common
21	I OUT, ±1mA ±30% (Audio Output)
22	Test Point
23	+V CC
24	Reference Out (+6.3V)


### A/D および D/Aコンバータ

ADC (A/Dコンバータ)は、S/H、DAC (D/Aコンバータ)、コンパレータおよび SAR の組合せです。DAC は音声入力信号のディジタル化、およびディジタル処理されたリバーブデータのアナログ化の両方向に使用されます(タイムシェアリング)。

A/Dおよび D/Aの時の回路構成を下図に示します。この回路構成の切換は MTA、MTB のタイミングで行なわれます。以下、タイミングチャートや写真を主に説明を進めます。




### **CONNECTION DIAGRAM**



SRV-2000 DEC. 1985

### TIMING CHART タイミング・チャート



### Analog to Digital Converter (ADC)

The sampled audio signal is connected through 10k ohms to IC6's internal current source which delivers a current, varying the amount according to 16 bit data coming from SAR of gate array board.

Being a successive approximation register, SAR first sets MSB which causes the IC6 internal resistor 10k ohms to develope a certain voltage. If the voltage exceeds 0 volts, comparator output resets the MSB. The procedure is repeated for the remaining bits (and combinations of bits). The final status of SAR causes IC6 to have 0 volts at pin 21, also representing digital equivalent of the amplitude of the sampled audio signal to be processed in the subsequent circuits in gate array board.

### Digital to Analog Converter (DAC) IC6

The digital audio signal, after having obtained reverb characteristics, must be reconstituted to analog form. This is manipulated by D/A converter back at analog board. IC6 outputs in a voltage form at pin 17 and in a current form at pin 21 (the current ranges from -1mA to +1mA). So there is a need to convert the pin 21 output to voltage form. This is done by I/V converter.

### I/V Converter Q38-Q44

This stage converts the input current to voltage lineally with the ratio of -4.5V at +1mA and +4.5V at -1mA. Since gate array generates dual reverb from single sound, I/V converter outputs are separated into CH A and CH B at IC2c and IC2d, respectively at different timing.

### LPF-2, LPF-3

Cut off frequency is 10.25kHz: same as that of LPF-1. Like LPF-1, these two filter chips are also changed. See CHANGE INFORMATION when replacing.

#### A/Dコンバータ

左図に示すように、S/Hされたオーディオ信号はIC6の内部電流源に接続されています。本回路は逐次比較方式であって、SARからの出力がMSBから順次S/H出力信号と比較されて行きます。具体的には、S/HからIC6の電流源(SARからの16ビットデータに応じて変化する)へ流れ込む電流によって生じるR(10K)の電圧降下が最終的には 0V となるようにコンパレータがリセット、セット信号をSARへ送って行きます。

### D/Aコンバータ


ゲート・アレイ基板において完全なリバーブ音に処理されたオーディオ信号は、16 ビットデータとして D/A コンバータ出力は 17 番ピンでは電圧ですが、21 番ピンでは電流ですので次段の I/V コンバータにより電圧へ変換されます。なお、出力電流の範囲は $\pm 1mA$ です。

#### I/Vコンバータ Q38∼Q44

電流入力を電圧へ直線的に変換します。変換率は+1mAで 4.5V、-1mAで+4.5Vです。 D/A コンバータからはリバーブが CHA、CHB と交互に出力されますので、 I/V コンバータの出力側でSAHA、SAHBによって分離されます。

### LPF2, LPF3

カットオフ周波数はLPF1と同じく $10.25 \, \mathrm{KHz}$ です。 LPF1も含め変更がありましたので、 修理・交換の際は 「変更案内」を参照して下さい。



### Mixer Q50-Q54, Q45-Q49

Combines the direct and reverb signals in proportion to the BALANCE (VR5) setting.

The gain of this stage varies with UNIGAIN settings.

#### With UNIGAIN set at +4dBm:

Direct signal R151/R150 (R134/R133) = 3.7 Reverb signal R151/R130 (R134/R129) = 3

### With UNIGAIN set at -20dBm:

Direct signal  $\frac{R151+R152}{R151 \times R152}/R150$  or  $\frac{R134+R135}{R134 \times R135}/R133 = 1.3$ 

Reverb Signal  $\frac{R151+R152}{R151 \times R152}/R130$  or  $\frac{R134+R135}{R134 \times R135}/R129 = 1.1$ 

### Direct Amp Q59-Q62

Inverts the direct signal with a gain 4.66.

### Level LED Driver IC1, IC3, IC11 and Q1

Ladder resistors connecting to 7 comparators provide reference voltages for each (+) input of comparators. The voltages are supplied from internal source and are in VU steps.

When the voltage on (—) pin of a comparator exceeds (+) input, the comparator turns the constant current source on, enabling the LED to be driven.

## ミキサー Q50~Q54, Q45~Q49

バランス・ボリウムの設定に応じた比率で、ダイレクト音 とリバーブ音を増巾します。 UNIGAIN の位置によって 異なります。

左の式を参照して下さい。


### ダイレクト・アンプ


反転増巾回路で増巾度は4.66

### レベルLEDドライバ IC1,IC3,IC11,Q1

IC1内部には7個のコンパレータが内臓されています。 それぞれのコンパレータには、各ステップに対応したIC 内臓の基準電圧がVUステップで印加されています。 これらの基準電圧とコンパレータの入力に加えられた入力 DC電圧との比較を行い、入力DC電圧の方が内部の基準 電圧より高くなった場合には、コンパレータ出力に接続された定電流ドライバ出力がオンとなり、LEDを駆動します。

### IR-2E02 7-SEGMENT DRIVER






VREG reference voltage output

IRA current setting 1
IRB current setting 2
SO signal detect out

A, B, C constant current sources

SRV-2000 DEC. 1985



### **DIGITAL BOARD**

### ROM IC307 (early products only) and IC308

The operation program is shared with two 128k-bit ROMs (ROM A and ROM B) in early products. Later it is written into one 256k-bit ROM IC308. See "CHANGE INFORMATION" for compatibility when replacing.

### RAM IC305

To have its memory intact during power OFF, its CS is pulled high upon power down and remains high until the next power up while Vcc draws current from the backup battery.

RESET Q307, Q308, IC304

### ディジタル・ボード


### ROM IC307(初期製品のみ), IC308

初期製品では128KバイトのROM ICが2個されていましたが、256KバイトのROM1個使用に変更されました。 修理および交換の際は「変更案内」を参照して下さい。

### RAM IC305

電源がオフされると、このICのVccへはバックアップ、バッテリから3Vが供給されます。一方CS端子はプルアップ 状態となるので、メモリの内容が壊されることはありませ

リセット Q307,Q308,IC304



### DIGITAL MAIN BOARD ディジタル・メインボード

### **CPU Pin Function**

DESIGNATION	PIN	DESCRIPTION
RES	6	Must be at low level for more than 20ms after +5V is applied to pin 33 (Vcc) Vcc に+5Vが印加された後、最低 20ミリ秒はローレベルに設定されている必要があります。
P20	9	Must be kept pulled down
P21	10	Normally low. Becomes high upon receiving INFINITE ON via JK-303.
P22	11	Outputs serial clocks to FIP driver IC601 (Switch Board) at bit/8µs rate and to Gate Array a bit/1µs rate. Switching between two destinations is made by P67 output at IC311 c and d. Noises on this line can fake clocks, causing gate array to skip or miss data being sent via P24. The CPU will detect failure data receiving through P51 and stop transmission and generate muti signal. Refer to function on Ports 24, 51, 65 and 66. FIPドライドおよびゲート・アレイ・ボードへのシリアル・クロック出力端子。出力先の切換えはP67
		からの信号によって行なわれます。この信号ラインに雑音が乗ると、ゲート・アレイ側でのデータ受信
		に異常が生じ、正常なリバーブ音が作られません。この為、CPUはゲート・アレイ向けデータ転送の一
		時停止、リバーブ音のミュート等の処理をとります。これにはP24、P51、P65、P66 端子の機能が関連しています。それぞれの端子説明を参照して下さい。
P23	12	Normally low. Becomes high upon receiving ADD ON via JK-302.
P24/TX	13	Delivers serial data to FIP driver and Gate Array. Shutdown may occur if gate array cannot receive the previous data correctly. See P51 function. EIPドライバおよびゲートアレイへのシリアルデータ出力端子。
		P22ーゲート・アレイ間の信号ラインにノイズが混入した場合、この端子からゲート・アレイ向けの
		ータは一時的に停止されます。P51機能参照。
P25	14	Normally low and high when EFFECT ON is fed via JK-301.
P26	15	Normally low. High when PRESET UP is fed from JK-5.
P27	16	Normally low and becomes high when PRESET DOWN is applied via JK-4.
P50/IRQ1	17	Accepts MIDI interruption signal. The INT is made active low when MIDI IN data latch IC30 has received MIDI data.
		MIDI 割込み入力端子
		IC309がMIDI信号を受付けた時ローベルにします。
P51/IRQ2	18	Input for TXEN which is pulled high when Gate Array is ready to accept serial data from CPU Gate array interleaves a negative going pulse between adjacent data. Noises on P22/SLCK lin will allow gate array to send the pulse at out of timing, signaling the CPU of failure data receiving and requesting temporal data ceasing. Refer to functions on P24, P65 and P66.  TXEN 入力端子
		ゲート・アレイは受信可能時、このラインをハイレベルにします。連続してデータが転送されている
		合には、ゲート・アレイがデータの区分ごとに一瞬ローベルにします。 P22 よりの SLCK ラインにノ
		ズが混入した場合、ゲート・アレイがローベルにするタイミングとデータ区分が一致しなくなります。
		CPUはこの不一致を確認すると、ソフトウエアをリセットし、 P24 からのゲート・アレイ向けのデ
		タをストップするとともに、ミュート信号やゲート・アレイリセット信号を発生します。P65、P66だ
		能説明参照。
P54	21	Reads status of switches on Switch Board
 P57	 24	スイッチボードのマトリクスからのスイッチ・データ入力端子
P60	25	Routes switch scanning signals to Switch Board
P64	 29	スイッチボードのマトリクスへのスイッチ・スキャニング信号出力端子
P65	30	Normally high and goes low in an emergency such as power failure, execceive noise introduce
705	30	tion or abnormal reverb sound. This low is sent to analog board as a MUTE, to inhibit nois sound from becoming audible.
		この端子がローになると、アナログ・ボードのミュート・リレーがオフとなり、不要信号が出力され のを防ぎます。
P66	31	Normally high. Resets the Gate Array with a low signal upon power-on or whenever abnormation takes place 電源オン時および異常発生時にはローとなり、ゲート・アレイをリセットします。
P67	32	Selects the route of serial clock from P22/SLCK: high — FIP driver; low — gate array
		P22よりの信号の転送先を決めます。

### CHECKING AND ADJUSTMENT

### 1. DC VOLTAGES

Before conducting any electrical checking, adjustment and troubleshooting, first chack the following DC supplies and adjust as necessary.

### 点検および調整

### 1.DC電圧

電気的な点検、調整、修理を行なう前には、まず下記 電圧をチェックし、必要に応じて調整して下さい。

PCB	TEST POINT	VOLTAGES	ACTION	NOTES
Analog	Dll cathode	+15.5 ± 0.5V	adj VR4	positive and negative voltages must be balanced within 0.2V
Analog	D10 anode	-15.5 ± 0.5V	adj VR3	+15Vと-15Vの差は絶対値で0.2以下のこと
Analog	CN5 pin 36	+5 ± 0.5V	check	
Analog	CN6 pin 40	+11 ± 2V	check	
Digital	Battery	above 3V	check	with power OFF

### TEST PROGRAM --- DELAY MODE ---

The test program contained in SRV-2000, once executed, puts the unit into DELAY mode for check and adjustment purpose, generating single delay sound.

### **ENTERING DELAY MODE**

While holding down WRITE, REVERB/NON LINEAR and ROOM SIMULATE, turn the power ON.

### **DISPLAY**

The display will show \*\* SRV-2000 \*\* , then \*\*\*\*\* DELAY \*\*\*\*\*.

### テストプログラム ーディレイ・モードー

SRV-2000にはテストプログラムが内臓されています。 COプログラムが走ると SRV-2000 はテスト専用の "ディレイモード"となり、シングルディレイ音が出力されるようになります。

### ディレイモードへの移行

WRITE. REVERB/NON LINEAR および ROOM SIMULATEのボタンを同時に押しながら電源スイッチを入れます。

### ディスプレイ

\*\* SRV-2000 \*\*、引き続いて\*\*\*\* DELAY\* \*\*\*\*が表示されます。



### **PARAMETERS**

During DELAY mode parameters of NON LINEAR serve as parameters of DELAY, substituting for as follows:

### パラメータ

ディレイモード(テストモード)中は NON LINEAR のパラメータが下の表の様に変ります。イコライザーの働きは通常モードの時と同じです。その他のパラメータは無効となります。残りのボタンの機能も通常モードと同じです。

PARAMETER	VALUE RANGE
PRE DELAY → FEEDBACK LEVEL	0 to 120% (DEFAULT 0%)
GATE TIME -> DELAY TIME	10 to 450ms
OUTPUT> OUTPUT LEVEL	0 to 99
EQUALIZER → EQUALIZER	same as NON LINEAR (DEFAULT BOOST/CUT 0)

The remaining buttons functioning as in NON LINEAR MODE.

### **PRECAUTIONS**

WRITE function remains active; be sure not to write over existing NON LINEAR parameters.

### **DELAY TIME**

Time delay would differ from what it should be, if ROM version is 1.4 or below. Should this happen turn the power OFF; reenter the DELAY mode. Alternatively, replace the ROM with one of Ver. 1.5 and up.

### 2. LEVEL LED CALIBRATION

With DELAY mode Setup

INPUT ATT:

UNIGAIN: +4dBm OUTPUT LEVEL: 00

Test signal

+4dBm (1.23V rms), 1kHz, sine into INPUT jack

center

- 2-1. Set LEVEL METER ADJ. (VR1 Analog board) so that LEDs up to 0dBm light up.
- 2-2. Push UNIGAIN to -20dBm; all LEVEL LEDs should be lit.
- 2-3. Lower the test signal to -20dBm (0.0775V rms): +6 LED should go off then +3 LED. The 0dBm LED and below should remain lit as in step 2-1.

### 3. DAC OUT LEVEL

With DELAY mode

Setup

INPUT ATT:

center -20dBm

UNIGAIN:

OUTPUT LEVEL: 99

Test signal

-20dBm (0.0775V rms), 1kHz, sine into INPUT jack

Use oscilloscope with a trigger on SAHA (connect TRIG to TP3, Analog Board).

- 3-1. Determine the signal level at TP-4 (Analog Board); note the reading.
- 3-2. Connect scope to TP-2 of Analog board.
- 3-3. Adjust GAIN ADJ (VR2, Analog Board) for the same reading as in TP-4.
- 3-4. Verify the same reading at TP-1.

#### 注意

WRITE ボタンは通常モードの時と同じ機能がありますの で、書込み操作を行なうとメモリの内容が変わってしまい ます。

ディレイ・タイム

ディレイタイムが設定した値に対応しないことがあります。 この様な場合には、一旦電源を切った後、再びテストモー ドに入ると合致します。ただし、 Ver. 1.5 以降の ROM (ディジタル・メインボードの IC308)ではこの現象が起り ません。

### 2.レベルLED較正

(ディレイモード)

設定 - INPUT ATT = センター UNIGAIN = +4dBm OUTPUT LEVEL = 00 テストシグナルー + 4dBm (1.23 Vrms)、1KHzの サイン波を INPUT ジャックへ

- 2-1. LEVEL METER ADJ(VRI、アナログ・ボー ド)を調整して0dBmまでのLEDを点灯させる。
- 2-2. UNIGAINを押す。+6までのLEDが全て点灯 する。
- 2-3. テストシグナルを-20 dBmに下げる。+6続いて +3のLEDが消灯しなければならない。

### 3.D/Aコンバータ出力

(ディレイモード)

設定 - INPUT ATT = センター UNIGAIN =  $-20 \, dBm$  OUTPUT LEVEL = 99 テストシグナル  $-20 \, dBm (0.0755 \, Vrms)$ 、1KHz のサイン波を INPUT ジャックへ加える。 オシシロの 同期はSAHA(アナグロ・ボードのTP-3)信号でとる。

- 3-1. アナログボード TP-4の値をオシシロで測定する。
- 3-2. オシシロをTP-2へ接続する。
- 3-3. TP-2の値がTP-4の値と等しくなるように、 GAIN ADJ(VR2)を調整する。
- 3-4. TP-1 も同じ値であることを確認する。

SRV-2000 DEC. 1985

### 4. OUTPUT LEVEL

To be continued from step 3-4.

- 4-1. Set OUTPUT to 60; turn BALANCE fully to DIRECT.
- 4-2. Verify -20dBm +1, -0 output at OUTPUT A iack.
- 4-3. Turn BALANCE fully to REV. Verify the same output level as in 4-2.
- 4-4. Repeat 4-1 to 4-3 for OUTPUT B jack.

center

-20dBm

### 5. MAXIMUM OUTPUT LEVEL

With DELAY mode

Setup

INPUT ATT:

UNIGAIN:

OUTPUT LEVEL: 99

Test signal

10

1kHz, sine, level: to be set as follows

5-1. Verify distortion-free output at A and B OUTPUT jacks under the conditions below:

> BALANCE at fully DIR with -4dBm (0.39V rms) input

> BALANCE at fully REVERB with -6dBm (0.387 V rms) input

### 4.OUTPUTレベル

この調整は3-4に引き続いて行なう。

- 4 − 1. OUTPUTを60にセットし、BALANCEをDI-RECT 側へ一杯にまわす。
- 4-2. OUTPUT. Aのジャックにおけるレベルが-20dBmであることを確認する。
- 4-3. BALANCEをREV側へ一杯にまわす。レベルに 変化の無いことを確認。
- 4-4.  $4-1\sim4-3$ をOUTPUT. Bジャックについても 行なう。

### 5.最大出力レベル

(ディレイモード)設定

以下の設定時に OUTPUT. Aおよび Bジャックの出力 に歪が無いことを確認。


INPUT ATT : センター


UNIGAIN  $: -20 \, dBm$ 

OUTPUT LEVEL: 99

BALANCE=DIR 入力信号=-4dBm(0.39Vrms)


BALANCE=REV 入力信号=-6dBm(0.387Vrms)






### **SWITCH BOARD** 7412612000 (pcb 2292017500)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36





μPD7537C-014

Top View

		 	1
1	RESET	v <sub>ss</sub>	42
2	aı	G/O	41
3	a.2	SCR	48
4	Y <sub>PRE</sub>	NC	39
5	V <sub>LOAD</sub>	SI	38
8	а	F	37
7	ь	9	36
8	k	6	35
9	J	r	34
10	h	р	33
11	m	n	32
12	С	d	31
13	Dii	DP	38
14	D10	Da	29
15	D9	D1	28
16	D8	D2	27
17	D15	<b>E3</b>	26
18	D14	D4	25
19	D13	D5	24
28	D12	D6	23
21	V <sub>D0</sub>	D7	22


View from foil side

DESIGNATION	PIN NO.	FUNCTION	
RESET	1	HI LEVEL RESET	
CL1	2	400KHz OSCILATOR INPUT	
CL2	3	400KHz OSCILATOR INPUT	
V PRE	4	HI VOLTAGE OUTPUT BUFFER BIAS VOLTAGE INPUT	
V LOAD	5	PULLDOWN RESISTER LOAD	
a	6		
l b	7		
k	8		
Cont.	9	FIP DISPLAY SEGMENT OUTPUT	
h	10		
m	11		
С	12		
D11	13		
D10	14		
D9	15		
D8	16	FIP DISPLAY GRID OUTPUT	
D15	17	III DISIEMI ONID OUTOT	
D14	18		
D13	19		
D12	20		
V DD	21	+5V	


DESIGNATION	PIN NO.	FUNCTION	
D7	22		
D6	23		
D5	24		
D4	25	FIP DISPLAY GRID OUTPUT	
D3	26		
D2	27		
D1	28		
DO DO	29		
DP	30		
d	31		
n	32		
р	33	FIP DISPLAY SEGMENT OUTPUT	
r	34	FIP DISPLAT SEGMENT OUTPUT	
e	35		
g f	36		
f	37		
SI	38	SERIAL DATA INPUT	
NC	39	NON CONNECTION	
SCK	40	SERIAL CLOCK INPUT	
GND	41	GND	
V SS	42	GND	

### **DIGITAL MAIN BOARD** 7412608000 (pcb 2292017702)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40



# HD63B50 CMPS ACIA (Asynchronous Communications Interface Adapter) BLOCK DIAGRAM



# **74F139**DUAL 1-of-4 Decoder

Truth Table Inputs Outputs  $\overline{O}_0$  $\overline{O}_1$  $\overline{O}_2$  $A_0$  $A_1$ Χ Χ Н Н Н Н Н L Н Н L Н Н Н L Н Н Н Н Н


H = HIGH Voltage Level L = LOW Voltage Level X = Immaterial μ**Α7805C** 

(TOP VIEW)


TO-220AB

### **POWER SUPPLY BOARD**


7412606000 (pcb 2292017400)




### **ANALOG BOARD** 7412611000 (pcb 2292017202)










### **VOLUME BOARD** 7412613000 (pcb 2292017301)







GATE ARRAY BOARD
7412610005
(pcb 2292017601)
2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 1



### **MIDI IMPLEMENTATION**

1. REC	COGNIZED RECE	EIVE DATA		!	14 FREQUENCY OF MIDDLE FILTER
	Second	Third	Description	1	0 - 127 (00H - 7FH) : 0.25 - 9.99 kHz 15 BOOST/CUT OF MIDDLE FILTER
Status	Second Bppp pppp	10114	Program Change	1	-241 (68H - 7FH): -241 dB 8 - 12 (88H - 8CH): 8 - +12 dB 16 FREQUENCY OF LOW FILTER
			ррррррр = 0 - 127		0 - 29 (00H - 1DH) : 0.04 - 1.00 kHz 17 BOOST/CUT OF LOW FILTER
	8111 1108 8111 1181		OMNI OFF OMNI ON		-241 (68H - 7FH) : -241 dB 8 - 12 (88H - 8CH) : 8 - +12 dB
2. REC	OCN 17ED EVC	USIVE MESSAGES		¢.	Continuous values of 'FURTHER LEVEL'
		USIVE MESSAGES			18 REVERBERATION DENSITY 8 - 9 : 8 - 9 19 ATTACK LEVEL OF EARLY REFLECTIONS
When messages wil	n one of the f 1 be ignored f	ollowing exclusivor 10 ms. millise	e messages is recognized, any other conda.	2	0 - 9 : 0 - 9 20 ATTACK TIME OF EARLY REFLECTIONS 0 - 9 : 0 - 9 21 DENSITY OF EARLY REFLECTIONS 0 - 9 : 0 - 9 22 LEVEL OF EARLY REFLECTIONS
	verberation Par				8 - 99 (00H - 63H) : <b>0</b> - 99
A. PCR	which indicat	es 'MEMORY NUMBER	reading data.		
	By to	Descri Exclusive stat		D APR (All p	parameters which indicates 'NON LINEAR' parameters.
b	0100 0001 0011 0100	Roland ID #	= PGR (program number)	D (1112 P	parameters.
	8888 nnnn	Unit # = MIDI where nnnn + 1	basic channel, nnnn = 0 - 15	Byte	
i	0181 0001 0010 0000	Format type Level # = 1		a 1111 8 b 0100 8	
g h	8888 8888 8888 8888	Group # = 0 Extension = 0		c 8011 8 d 8880 m	nnnn Unit # =MIDI basic channel, nnnn = 0 - 15
	<b>друр рррр</b>	where ppppppp	'', эрэрэрэр = 0 ~ 31 + 1 = 'MEMORY NUMBER'	e 0101 G	where nnnn + 1 ≈ channel # 8881   Format Lype
	0000 0001 1111 0111	Reading data f End of System	rom memory Exclusive	f 0010 0 g 0000 0	8818 Group # = 2
				h 9000 v	'NON LINEAR' parameters
				8 v v v i 1111 8	
B. PCR	which indicate	s 'HEHORY NUMBER'	writing data.	, ,,,,	
J. 108	Byte	Descri	ption	Note: * Data (	(values) format
a 1	1111 6006	Exclusive state	us		Bit data (1 byte) bits 2-6 are not used
c 8	8011 0100		= PGR (program number)		1 (
		where nnnn + 1	basic channel, nnnn = 8 - 15 = channel #		bit 1 ROOM SIMULATION; bit 6 REVERB/NON LINEAR;
1 8	9999 9199	Format type . Level # = 1			8 = OFF 8 = REVERB 1 = ON 1 = NON LINEAR
h e	9888 9888	Group # = 8 Extension = 8			Continuous values
		where ppppppp villing data to	', ppppppp = 0 - 31 + 1 = 'MEMORY NUMBER'		2 PRE-DELAY 0 - 120 (00H - 78H) : 0 - 120 ms
		End of System I	Exclusive		3 07H
C. APR	(All parameter	rs) which indicate	s 'REVERB' parameter.		4 0YH 5 0XH
-	Byte	Descrip	o tion		6 0WH Where WXYZH = -91 (FFF7H-FFFFH)
ье	9100 8001	Exclusive statu Roland ID #			1 - 990 (0001H-03DEH) This value indicates the REYERB TIME :-0.90.1 s
	8000 nnnn	Unit # = MIDI	= APR (all parameters) basic channel, nnnn = 0 - 15		: 9.1 = 99 s /
	8181 0981	where nnnn + 1 Format type	= channel #		7 02H 8 0YH
g 6	1888 9881	Level # = 1 Group # = 1			9 0XH 8 0WH Where WXYZH = 18 - 458 (000AH-01C2H)
ле	)**** **** : :	'REVERB' paramete (17 or 22 bytes to	re otal) *	1	This value indicates the GATE TIME : 18 - 458 ms
	*** ****	End of System E		i	1 OUTPUT LEVEL 0 - 99 (00H - 63H) : 0 - 99 2 O OF HIGH FILTER 2 - 90 (02H - 5AH) : 8.2 - 9.0 3 FREQUENCY OF HIGH FILTER
					40 - 127 (28H - 7FH) : 8.88 - 9.99 kHz 4 BOOST/CUT OF HIGH FILTER
Note: ≉ D	ata (values)	format		•	-241 (68H - 7FH) : -241 dB 0 - 12 (00H - 0CH) : 8 - +12 dB
	a. Bit dat	a (1 byte) b	its 2-6 are not used	1	5 Q OF MIDDLE FILTER 2 - 98 (02H - 5AH): 8.2 - 9.6
			1		6 FREQUENCY OF MIDDLE FILTER 8 - 127 (80H - 7FH) : 8.25 - 9.99 kHz
			TION   bit 8 REVERB/NON LINEAR	ı.	7 BOOST/CUT OF MIDDLE FILTER -241 (68H - 7FH) : -241 dB 0 - 12 (88H - 8CH) : 0 - +12 dB
		0 = OFF 1 = ON	0 = REVERB 1 = NON LINEAR	18	8 FREQUENCY OF LOW FILTER
	,		•	16	9 - 29 (00H - 1DH) : 0.04 - 1.00 kHz 9 BOOST/CUT OF LOW FILTER -241 (68H - 7FH) : -241 dB
					8 - 12 (88H - 8CH) : 8 - +12 dB
	b. Continu	ane values			
	b. Continu		9 - 120 (00H - 78H) : 0 - 120 ms	2.2 Recognized	d receive exclusive message for the 'MEMORY NUMBER' Table
	3 ezh			A. BLD (Bulk	dump) for Memory Number Table contents.
	4 8YH 5 8XH			Byte	
	Apete 6 0AH	WXYZH = 1	- 998 (8801H-83DEH)	a 1111 00	000 Exclusive status
	îhie v	alue indicates	the REVERB 11ME : 0.1 - 99 a	b 8189 86 c 8811 8 d 8888 ns	111 ()peration Code = BLD (bulk dump)
	7 HF DA 8 REVER	MP E B TYPE 1	6 - 188 (85H - 64H) : 0.85 - 1.88 1 - 15 (81H - 8FH) : R8.3 - R37	4 80 90 ns	where nnnn + 1 = channel #
		IT 11000	: H15 - H37 : P-B - P-A	1 0000 00	800 Level # = 2
	10 Q OF	HICH FILTER 2	1 - 99 (00H - 63H) : 0 - 99 2 - 90 (02H - 5AH) : 0.2 - 9.8	h 9999 99 1 9998 99	000 Extention = 0
		ENCY OF HIGH FI 40 CUT OF HIGH FI	) - 127 (28H - 7FH) : 0.80 - 9.99 kHz	3 888v vv	the first value of 'j' to be stored in the table
	12 80051	-24	LTER  1 (68H - 7FH) : -241 dB   - 12 (00H - 0CH) : 0 - +12 dB	; ;	the 'MEMORY NUMBERS' to be stored into the Table
	13 Q OF	WIDDLE FILTER	2 - 98 (82H - 5AH) : 8.2 - 9.8		in sequence vvvvv = 0 - 31
		•		:	where vvvvv + 1 = MEMORY NUMBER (1 - 32) (128 bytes total for program # 8 - 127)
				000v v k 1111 01	V V V